1、时序逻辑电路由组合逻辑器件和（ ）共同构成。
A、 数据选择器
B、 异或门
C、 译码器
D、 触发器
2、根据电路中触发器的工作时刻是否统一来划分，时序逻辑电路可以分为（ ）两类。
A、 同步时序电路和异步时序电路
B、 中规模集成器件和大规模集成器件
C、 米里型和莫尔型
D、 计数器和寄存器
3、可以用米里型状态表表达一个莫尔型时序电路，不能用莫尔型状态表表达一个米里型时序电路。（ ）
A、错
B、对
4、同步RS触发器的输入激励信号R、S比输入时钟信号CLK的信号优先级高。（ ）
A、对
B、错
5、与RS触发器类似，JK触发器同样不允许两个输入激励同时有效。（ ）
A、对
B、错
